LabVIEW系統(tǒng)設(shè)計(jì)軟件對數(shù)字開發(fā)的影響
2013-03-25
長期以來的預(yù)測趨勢揭示了整個(gè)系統(tǒng)設(shè)計(jì)流程中的設(shè)計(jì)和測試趨于統(tǒng)一，這兩個(gè)先前獨(dú)立的功能將被集成在一起。集成功能的明顯優(yōu)勢在于縮短了投入市場的時(shí)間并獲得更好的整體質(zhì)量，而這些優(yōu)勢都?xì)w功于在創(chuàng)建設(shè)計(jì)的同時(shí)集成了測試定義和實(shí)現(xiàn)。在系統(tǒng)設(shè)計(jì)過程中，從仿真到實(shí)現(xiàn)以及最終系統(tǒng)部署，都可以對這些早期測試平臺進(jìn)行重用。
為了真正實(shí)現(xiàn)設(shè)計(jì)和測試統(tǒng)一，尤其對于類似RF通信等復(fù)雜功能，需要在測試和實(shí)現(xiàn)的設(shè)計(jì)生命周期的所有階段都能夠有效執(zhí)行所選的系統(tǒng)設(shè)計(jì)軟件和語言。在這之前，用于系統(tǒng)仿真或設(shè)計(jì)與用于系統(tǒng)實(shí)現(xiàn)的工具及技術(shù)存在很大不同。此外用于設(shè)計(jì)和實(shí)現(xiàn)的工具和語言通常不同于測試中使用的工具。這將導(dǎo)致不同功能團(tuán)隊(duì)使用不同的工具，將增加交流的復(fù)雜程度并降低設(shè)計(jì)和測試中可重用代碼的流動性。這些因素都是實(shí)現(xiàn)設(shè)計(jì)和測試統(tǒng)一的主要障礙，因此理想的系統(tǒng)設(shè)計(jì)軟件需要提供單一語言用于仿真、實(shí)現(xiàn)和測試，并在所有設(shè)計(jì)階段和功能間最大化代碼重用。
減少限制的傳統(tǒng)方法
當(dāng)設(shè)計(jì)功能達(dá)到要求時(shí)，從設(shè)計(jì)到實(shí)現(xiàn)的傳統(tǒng)轉(zhuǎn)換方法會將算法交給其它組，并通過手動方式將數(shù)學(xué)算法轉(zhuǎn)換為程序?qū)崿F(xiàn)，通常將根據(jù)實(shí)現(xiàn)的執(zhí)行要求使用ANSI C或HDL語言。
既然在設(shè)計(jì)、實(shí)現(xiàn)和測試中重用相同算法而無需獨(dú)立的代碼生成步驟可提供各種優(yōu)勢，那么為什么其他系統(tǒng)設(shè)計(jì)軟件不直接使用重用的方法？這主要是由于一些歷史原因?qū)е铝嗽撉闆r的出現(xiàn)。大多數(shù)系統(tǒng)設(shè)計(jì)軟件最初用于仿真空間，并且該仿真已為系統(tǒng)行為的時(shí)域驗(yàn)證進(jìn)行優(yōu)化，然后向程序?qū)崿F(xiàn)方向發(fā)展。LabVIEW核心為系統(tǒng)實(shí)現(xiàn)，并朝設(shè)計(jì)和仿真方向發(fā)展。其編程語言、環(huán)境以及更重要的IP/算法模塊是為了在處理器和FPGA上以實(shí)時(shí)速率進(jìn)行編譯和執(zhí)行而設(shè)計(jì)的。
除了實(shí)現(xiàn)算法重用，LabVIEW的程序?qū)崿F(xiàn)傳統(tǒng)很大程度上對部分仿真-時(shí)間活動進(jìn)行了加速。例如，LabVIEW可將臺式機(jī)算法完整編譯為專用處理器的機(jī)器代碼。對于純功能DSP類型算法，系統(tǒng)設(shè)計(jì)人員將以相對于連續(xù)時(shí)域仿真方法的更快速度對算法進(jìn)行實(shí)現(xiàn)和調(diào)試。與用于終端FPGA的設(shè)計(jì)仿真相比，該優(yōu)勢尤其明顯。LabVIEW可支持位及周期精度仿真的預(yù)期形式。在特定情況下功能測試通常能滿足需求，但LabVIEW可將速度提高多個(gè)數(shù)量級，主要原因?yàn)楣δ艽a已為本地功能執(zhí)行進(jìn)行了完全編譯和優(yōu)化，而不再僅僅是“仿真”。相對于較慢的仿真算法，在仿真中重用快速的實(shí)現(xiàn)算法更具實(shí)際用途，因此與其他系統(tǒng)設(shè)計(jì)軟件相比，LabVIEW優(yōu)勢更為明顯。
萬用表 http://ideasky.com.cn/
為了真正實(shí)現(xiàn)設(shè)計(jì)和測試統(tǒng)一，尤其對于類似RF通信等復(fù)雜功能，需要在測試和實(shí)現(xiàn)的設(shè)計(jì)生命周期的所有階段都能夠有效執(zhí)行所選的系統(tǒng)設(shè)計(jì)軟件和語言。在這之前，用于系統(tǒng)仿真或設(shè)計(jì)與用于系統(tǒng)實(shí)現(xiàn)的工具及技術(shù)存在很大不同。此外用于設(shè)計(jì)和實(shí)現(xiàn)的工具和語言通常不同于測試中使用的工具。這將導(dǎo)致不同功能團(tuán)隊(duì)使用不同的工具，將增加交流的復(fù)雜程度并降低設(shè)計(jì)和測試中可重用代碼的流動性。這些因素都是實(shí)現(xiàn)設(shè)計(jì)和測試統(tǒng)一的主要障礙，因此理想的系統(tǒng)設(shè)計(jì)軟件需要提供單一語言用于仿真、實(shí)現(xiàn)和測試，并在所有設(shè)計(jì)階段和功能間最大化代碼重用。
減少限制的傳統(tǒng)方法
當(dāng)設(shè)計(jì)功能達(dá)到要求時(shí)，從設(shè)計(jì)到實(shí)現(xiàn)的傳統(tǒng)轉(zhuǎn)換方法會將算法交給其它組，并通過手動方式將數(shù)學(xué)算法轉(zhuǎn)換為程序?qū)崿F(xiàn)，通常將根據(jù)實(shí)現(xiàn)的執(zhí)行要求使用ANSI C或HDL語言。
既然在設(shè)計(jì)、實(shí)現(xiàn)和測試中重用相同算法而無需獨(dú)立的代碼生成步驟可提供各種優(yōu)勢，那么為什么其他系統(tǒng)設(shè)計(jì)軟件不直接使用重用的方法？這主要是由于一些歷史原因?qū)е铝嗽撉闆r的出現(xiàn)。大多數(shù)系統(tǒng)設(shè)計(jì)軟件最初用于仿真空間，并且該仿真已為系統(tǒng)行為的時(shí)域驗(yàn)證進(jìn)行優(yōu)化，然后向程序?qū)崿F(xiàn)方向發(fā)展。LabVIEW核心為系統(tǒng)實(shí)現(xiàn)，并朝設(shè)計(jì)和仿真方向發(fā)展。其編程語言、環(huán)境以及更重要的IP/算法模塊是為了在處理器和FPGA上以實(shí)時(shí)速率進(jìn)行編譯和執(zhí)行而設(shè)計(jì)的。
除了實(shí)現(xiàn)算法重用，LabVIEW的程序?qū)崿F(xiàn)傳統(tǒng)很大程度上對部分仿真-時(shí)間活動進(jìn)行了加速。例如，LabVIEW可將臺式機(jī)算法完整編譯為專用處理器的機(jī)器代碼。對于純功能DSP類型算法，系統(tǒng)設(shè)計(jì)人員將以相對于連續(xù)時(shí)域仿真方法的更快速度對算法進(jìn)行實(shí)現(xiàn)和調(diào)試。與用于終端FPGA的設(shè)計(jì)仿真相比，該優(yōu)勢尤其明顯。LabVIEW可支持位及周期精度仿真的預(yù)期形式。在特定情況下功能測試通常能滿足需求，但LabVIEW可將速度提高多個(gè)數(shù)量級，主要原因?yàn)楣δ艽a已為本地功能執(zhí)行進(jìn)行了完全編譯和優(yōu)化，而不再僅僅是“仿真”。相對于較慢的仿真算法，在仿真中重用快速的實(shí)現(xiàn)算法更具實(shí)際用途，因此與其他系統(tǒng)設(shè)計(jì)軟件相比，LabVIEW優(yōu)勢更為明顯。
萬用表 http://ideasky.com.cn/
最新資訊
